Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种半导体结构及其形成方法,半导体结构包括:补偿层,覆盖所述鳍部的部分侧壁。由于补偿层覆盖鳍部的部分侧壁,因此,在后续的工艺过程中,补偿层可以起到平衡鳍部尺寸的作用,从而对鳍部的损耗进行补偿,相应提高鳍部的质量和性能,进而提高半导体结构的性...
  • 本发明公开一种具有可编程栅极电阻的功率MOSFET芯片,包括:半导体基底、多晶硅栅极层和栅极金属层;栅极金属层包括:至少两个相互电气隔离的栅极金属区和一个栅极信号扩展区,每个栅极金属区对应至少一个高阻细条,栅极信号扩展区通过高阻细条分别与各...
  • 一种半导体器件包括:衬底;有源图案,在衬底上;第一沟道图案和第二沟道图案,在有源图案上;分离图案,在第一沟道图案和第二沟道图案之间;栅电极,在第一沟道图案和第二沟道图案上;以及栅极绝缘层,在第一沟道图案和栅电极之间、以及第二沟道图案和栅电极...
  • 本发明公开一种金刚石基板上GaN基HEMT外延结构及其制备方法,涉及半导体技术领域,该外延结构包括从下而上层叠设置的金刚石衬底、AlN成核层、Alx1Ga1‑x1N过渡层、GaN/Alx2Ga1‑x2N应变超晶格层、GaN缓冲层、Aly1I...
  • 本申请公开了一种半导体器件及其制作方法,包括:衬底,位于衬底上的缓冲层,位于缓冲层上的势垒层,位于势垒层的部分区域上的栅极盖帽层,覆盖栅极盖帽层及部分势垒层的介质层,位于介质层两侧的源极和漏极。栅极盖帽层包括:位于势垒层上的p型半导体层和位...
  • 本发明公开了一种低温低噪声的InP基HEMT器件结构,自下而上依次为:衬底层、第一缓冲层、第二缓冲层、第一沟道层、第二沟道层、隔离层、δ‑Si掺杂层、势垒层、刻蚀停止层和帽层;其中,所述第二缓冲层采用渐变组分,组分为InzAl1‑zAs,z...
  • 一种半导体装置,包括:基板、半导体堆叠、盖层、源极电极及漏极电极、以及栅极。半导体堆叠位于基板之上。盖层位于基板之上,且包括:本质盖层、刻蚀停止层、n型盖层。开口穿过盖层。源极电极及漏极电极,位于半导体堆叠之上。栅极,位于开口之中且位于源极...
  • 一种半导体结构的形成方法和半导体结构,方法包括:提供基底,基底内包括第一漂移区、体区、以及位于第一漂移区与体区之间的待掺杂区,部分第一漂移区内形成有浅沟槽隔离结构,并且,第一漂移区内的浅沟槽隔离结构延伸至待掺杂区内;在基底的顶面形成第一掩膜...
  • 公开了具有沟槽栅极结构的碳化硅器件以及制造方法。碳化硅器件(500)包括具有沟槽栅极结构(150)的碳化硅本体(100),该沟槽栅极结构(150)从第一表面(101)延伸到碳化硅本体(100)中。本体区(120)与沟槽栅极结构(150)的有...
  • 本发明提供一种半导体器件制造方法及半导体器件,该制造方法包括:提供衬底,在衬底上依次生长N‑1层外延层,并对每层外延层注入柱区杂质;在形成N‑1层外延层过程中,对已形成的外延层进行辐照或扩铂处理;对第N‑1层外延层进行高温推结,形成超结柱区...
  • 本发明提供一种半导体器件制造方法,该制造方法包括:提供衬底,在衬底的正面形成至少一层外延层,在最外层外延层中形成深沟槽结构过程中,对靠近衬底的外延层进行辐照或扩铂预处理,得到具有深沟槽结构的目标外延层;填充目标外延层中的深沟槽结构,在目标外...
  • 本发明公开了一种宽温域深N阱SiC LDMOS器件及其制备方法,涉及半导体器件技术领域,该制备方法首先在SiC衬底上生长外延层,随后通过多次选择性离子注入工艺在外延层内形成包含深N阱结构的漂移层、沟道区、体极区、源漏区及顶层掺杂区的关键掺杂...
  • 本发明提供一种优化超级结产品耐压能力的方法,该方法包括:提供具有元胞区和终端区的半导体衬底,所述元胞区中形成有交替的P型柱和N型漂移区;在所述终端区域内注入P型杂质。通过在终端区进行补偿性掺杂,可调整终端区的电荷平衡,使其最佳电荷匹配条件向...
  • 本发明提供一种基于离子注入还原的氧化镓MOSFET及制备方法,涉及氧化镓器件技术领域。该方法包括:在重掺杂n型氧化镓衬底上表面,外延生长轻掺杂n型外延层;制备漏电极;在n型外延层上表面、预设沟道区域两侧,进行p型离子注入形成注入区;在还原性...
  • 本申请提供外延结构的制备方法、外延结构和半导体器件,该制备方法,包括:将衬底的一面置于石墨盘上,在所述衬底的另一面上依次制备形成了成核层、缓冲层、高阻层、沟道层、插入层和势垒层;所述石墨盘的表面设有凸面和凹面,所述凹面设于所述石墨盘的中间区...
  • 在实施例中,示例性方法包括接收结构,结构包括:鳍形有源区域,从衬底突出并且包括沟道区域和源极/漏极区域;以及伪栅极堆叠件,位于沟道区域上方。方法也包括:使源极/漏极区域凹进以形成源极/漏极沟槽;在衬底上方和源极/漏极沟槽中形成介电层;在源极...
  • 本公开涉及半导体技术领域,尤其涉及一种半导体结构及其制造方法,方法包括:提供衬底结构,衬底结构包括:衬底,鳍片,位于鳍片两侧的隔离区,隔离区的上表面低于鳍片的上表面,以及横跨鳍片且位于隔离区上的伪栅,鳍片具有位于伪栅一侧的第一凹槽,第一凹槽...
  • 本发明适用于电力电子元器件技术领域,提供了一种特高压晶闸管短基区精细化分区设计及实施方法,将晶闸管短基区沿径向划分为五个功能区域:中心门极区;辅助阴极区;辅助阴极延伸区;阴极区;结终端区;对各区域独立设计P型杂质纵向深度及横向浓度分布,以协...
  • 本发明题为“集成多设备芯片和封装”。公开了一种保护设备,该保护设备可包括半导体衬底和形成在该半导体衬底内的晶闸管型设备,其中晶闸管设备从半导体衬底的第一主表面延伸到半导体衬底的第二主表面。该保护设备可包括形成在半导体衬底内的第一PN二极管;...
  • 本发明公开了一种沟槽栅半导体器件,沟槽栅的栅极导电材料层分成叠加在一起的主体部分和上凸部分,上凸部分的顶部表面为CMP研磨面且位于栅极沟槽的顶部表面之上。在半导体衬底中还形成有体区和漂移区;栅极沟槽纵向穿过体区。形成于体区的表面区域中的源区...
技术分类