Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 一种具有可编程栅极电阻的功率MOSFET芯片
    一种具有可编程栅极电阻的功率MOSFET芯片_南京第三代半导体技术创新中心有限公司_202511666348.9
    本发明公开一种具有可编程栅极电阻的功率MOSFET芯片，包括：半导体基底、多晶硅栅极层和栅极金属层；栅极金属层包括：至少两个相互电气隔离的栅极金属区和一个栅极信号扩展区，每个栅极金属区对应至少一个高阻细条，栅极信号扩展区通过高阻细条分别与各...
    2025-12-30
  • 包括分离图案的场效应晶体管及其制造方法
    包括分离图案的场效应晶体管及其制造方法_三星电子株式会社_202510289944.3
    一种半导体器件包括：衬底；有源图案，在衬底上；第一沟道图案和第二沟道图案，在有源图案上；分离图案，在第一沟道图案和第二沟道图案之间；栅电极，在第一沟道图案和第二沟道图案上；以及栅极绝缘层，在第一沟道图案和栅电极之间、以及第二沟道图案和栅电极...
    2025-12-30
  • 一种金刚石基板上GaN基HEMT外延结构及其制备方法
    一种金刚石基板上GaN基HEMT外延结构及其制备方法_中科(深圳)无线半导体有限公司_202511659133.4
    本发明公开一种金刚石基板上GaN基HEMT外延结构及其制备方法，涉及半导体技术领域，该外延结构包括从下而上层叠设置的金刚石衬底、AlN成核层、Alx1Ga1‑x1N过渡层、GaN/Alx2Ga1‑x2N应变超晶格层、GaN缓冲层、Aly1I...
    2025-12-30
  • 一种半导体器件及其制作方法
    一种半导体器件及其制作方法_深圳平湖实验室_202511640939.9
    本申请公开了一种半导体器件及其制作方法，包括：衬底，位于衬底上的缓冲层，位于缓冲层上的势垒层，位于势垒层的部分区域上的栅极盖帽层，覆盖栅极盖帽层及部分势垒层的介质层，位于介质层两侧的源极和漏极。栅极盖帽层包括：位于势垒层上的p型半导体层和位...
    2025-12-30
  • 一种低温低噪声InP基HEMT器件结构
    一种低温低噪声InP基HEMT器件结构_大连理工大学_202511284505.X
    本发明公开了一种低温低噪声的InP基HEMT器件结构，自下而上依次为：衬底层、第一缓冲层、第二缓冲层、第一沟道层、第二沟道层、隔离层、δ‑Si掺杂层、势垒层、刻蚀停止层和帽层；其中，所述第二缓冲层采用渐变组分，组分为InzAl1‑zAs，z...
    2025-12-30
  • 半导体装置
    半导体装置_稳懋半导体股份有限公司_202510758329.2
    一种半导体装置，包括：基板、半导体堆叠、盖层、源极电极及漏极电极、以及栅极。半导体堆叠位于基板之上。盖层位于基板之上，且包括：本质盖层、刻蚀停止层、n型盖层。开口穿过盖层。源极电极及漏极电极，位于半导体堆叠之上。栅极，位于开口之中且位于源极...
    2025-12-30
  • 半导体结构的形成方法和半导体结构
    半导体结构的形成方法和半导体结构_广州增芯科技有限公司_202511327874.2
    一种半导体结构的形成方法和半导体结构，方法包括：提供基底，基底内包括第一漂移区、体区、以及位于第一漂移区与体区之间的待掺杂区，部分第一漂移区内形成有浅沟槽隔离结构，并且，第一漂移区内的浅沟槽隔离结构延伸至待掺杂区内；在基底的顶面形成第一掩膜...
    2025-12-30
  • 具有沟槽栅极结构的碳化硅器件以及制造方法
    具有沟槽栅极结构的碳化硅器件以及制造方法_英飞凌科技股份有限公司_202511296216.1
    公开了具有沟槽栅极结构的碳化硅器件以及制造方法。碳化硅器件(500)包括具有沟槽栅极结构(150)的碳化硅本体(100)，该沟槽栅极结构(150)从第一表面(101)延伸到碳化硅本体(100)中。本体区(120)与沟槽栅极结构(150)的有...
    2025-12-30
  • 一种半导体器件制造方法及半导体器件
    一种半导体器件制造方法及半导体器件_重庆平伟实业股份有限公司_202511253016.8
    本发明提供一种半导体器件制造方法及半导体器件，该制造方法包括：提供衬底，在衬底上依次生长N‑1层外延层，并对每层外延层注入柱区杂质；在形成N‑1层外延层过程中，对已形成的外延层进行辐照或扩铂处理；对第N‑1层外延层进行高温推结，形成超结柱区...
    2025-12-30
  • 一种半导体器件制造方法
    一种半导体器件制造方法_重庆平伟实业股份有限公司_202511253014.9
    本发明提供一种半导体器件制造方法，该制造方法包括：提供衬底，在衬底的正面形成至少一层外延层，在最外层外延层中形成深沟槽结构过程中，对靠近衬底的外延层进行辐照或扩铂预处理，得到具有深沟槽结构的目标外延层；填充目标外延层中的深沟槽结构，在目标外...
    2025-12-30
  • 一种宽温域深N阱SiC LDMOS器件及其制备方法
    一种宽温域深N阱SiC LDMOS器件及其制备方法_西安电子科技大学_202511201445.0
    本发明公开了一种宽温域深N阱SiC LDMOS器件及其制备方法，涉及半导体器件技术领域，该制备方法首先在SiC衬底上生长外延层，随后通过多次选择性离子注入工艺在外延层内形成包含深N阱结构的漂移层、沟道区、体极区、源漏区及顶层掺杂区的关键掺杂...
    2025-12-30
  • 优化超级结产品耐压能力的方法
    优化超级结产品耐压能力的方法_上海华虹宏力半导体制造有限公司_202511148735.3
    本发明提供一种优化超级结产品耐压能力的方法，该方法包括：提供具有元胞区和终端区的半导体衬底，所述元胞区中形成有交替的P型柱和N型漂移区；在所述终端区域内注入P型杂质。通过在终端区进行补偿性掺杂，可调整终端区的电荷平衡，使其最佳电荷匹配条件向...
    2025-12-30
  • 一种基于离子注入还原的氧化镓MOSFET及制备方法
    一种基于离子注入还原的氧化镓MOSFET及制备方法_中国电子科技集团公司第十三研究所_202511143068.X
    本发明提供一种基于离子注入还原的氧化镓MOSFET及制备方法，涉及氧化镓器件技术领域。该方法包括：在重掺杂n型氧化镓衬底上表面，外延生长轻掺杂n型外延层；制备漏电极；在n型外延层上表面、预设沟道区域两侧，进行p型离子注入形成注入区；在还原性...
    2025-12-30
  • 一种外延结构的制备方法、外延结构和半导体器件
    一种外延结构的制备方法、外延结构和半导体器件_北京中博芯半导体科技有限公司_202511105331.6
    本申请提供外延结构的制备方法、外延结构和半导体器件，该制备方法，包括：将衬底的一面置于石墨盘上，在所述衬底的另一面上依次制备形成了成核层、缓冲层、高阻层、沟道层、插入层和势垒层；所述石墨盘的表面设有凸面和凹面，所述凹面设于所述石墨盘的中间区...
    2025-12-30
  • 半导体结构及其形成方法
    半导体结构及其形成方法_台湾积体电路制造股份有限公司_202510784629.8
    在实施例中，示例性方法包括接收结构，结构包括：鳍形有源区域，从衬底突出并且包括沟道区域和源极/漏极区域；以及伪栅极堆叠件，位于沟道区域上方。方法也包括：使源极/漏极区域凹进以形成源极/漏极沟槽；在衬底上方和源极/漏极沟槽中形成介电层；在源极...
    2025-12-30
  • 半导体结构及其制造方法
    半导体结构及其制造方法_深圳市鹏芯微集成电路制造有限公司_202510160646.4
    本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法，方法包括：提供衬底结构，衬底结构包括：衬底，鳍片，位于鳍片两侧的隔离区，隔离区的上表面低于鳍片的上表面，以及横跨鳍片且位于隔离区上的伪栅，鳍片具有位于伪栅一侧的第一凹槽，第一凹槽...
    2025-12-30
  • 一种特高压晶闸管短基区精细化分区设计及实施方法
    一种特高压晶闸管短基区精细化分区设计及实施方法_杭州西风半导体有限公司_202511253546.2
    本发明适用于电力电子元器件技术领域，提供了一种特高压晶闸管短基区精细化分区设计及实施方法，将晶闸管短基区沿径向划分为五个功能区域：中心门极区；辅助阴极区；辅助阴极延伸区；阴极区；结终端区；对各区域独立设计P型杂质纵向深度及横向浓度分布，以协...
    2025-12-30
  • 集成多设备芯片和封装
    集成多设备芯片和封装_力特半导体(无锡)有限公司_202511103186.8
    本发明题为“集成多设备芯片和封装”。公开了一种保护设备，该保护设备可包括半导体衬底和形成在该半导体衬底内的晶闸管型设备，其中晶闸管设备从半导体衬底的第一主表面延伸到半导体衬底的第二主表面。该保护设备可包括形成在半导体衬底内的第一PN二极管；...
    2025-12-30
  • 沟槽栅半导体器件及其制造方法
    沟槽栅半导体器件及其制造方法_深圳宝泉智捷科技有限公司_202511357137.7
    本发明公开了一种沟槽栅半导体器件，沟槽栅的栅极导电材料层分成叠加在一起的主体部分和上凸部分，上凸部分的顶部表面为CMP研磨面且位于栅极沟槽的顶部表面之上。在半导体衬底中还形成有体区和漂移区；栅极沟槽纵向穿过体区。形成于体区的表面区域中的源区...
    2025-12-30
  • 一种氧化镓IGBT器件及其制造方法
    一种氧化镓IGBT器件及其制造方法_深圳市新弘途科技有限公司_202511270414.0
    本发明提供了一种氧化镓IGBT器件及其制造方法，涉及半导体技术领域，包括依次叠层设置的重掺杂P型衬底、N型氧化镓缓冲层、N型氧化镓漂移区、P型层、N型载流子存储层、P型阱区和掺杂接触区；掺杂接触区包括重掺杂N型区和重掺杂P型区；P型层、N型...
    2025-12-30
首页 上一页 20 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证