Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供一种半导体器件及其制备方法,包括:提供衬底,在衬底上形成有至少两个栅极;在栅极和衬底上形成图案化的第一掩膜层,图案化的第一掩膜层定义出第一注入窗口,第一注入窗口露出两个栅极之间的衬底表面、两个栅极彼此相对的侧壁以及部分顶面;对衬底...
  • 本发明公开了一种高电学性能场效应晶体管的构筑方法,包括如下步骤:(1)利用机械剥离法和干法转移装置在衬底上形成硒化物沟道层;(2)将预制的金属电极层压在硒化物沟道层上,得到初始器件;(3)在初始器件上旋涂高分子保护层后进行纳米压印处理,压印...
  • 本发明公开了一种高线性度增强型GaN基HEMT器件及其制备方法,制备方法包括:对栅极区域以外的P‑GaN帽层进行刻蚀,得到P‑GaN栅极;在势垒层上制备源极和漏极;在源极、漏极、势垒层及P‑GaN栅极上制备SiNx硬掩模层;选择性分区刻蚀掉...
  • 提供半导体装置及其制造方法。具备超结构造的半导体装置(1)的制造方法具备:在第二导电型半导体层(14A、14B上)对离子注入掩模进行图案化的工序;以及在对离子注入掩模进行图案化的工序之后,通过离子注入掩模的开口(54、154)向第二导电型半...
  • 在本公开的实施例中,在形成源极/漏极区域之前,使用高温扩散工艺形成GAA FET的增强纳米带。扩散工艺包括在晶体纳米带(例如,包括纯硅或主要包括硅)周围形成添加剂材料层(例如,包括锗),在添加剂材料层周围形成覆盖层,将添加剂材料扩散到晶体纳...
  • 本文描述了涉及具有被选择性去除的纳米带以实现更厚的栅极电介质材料的全环栅场效应晶体管的器件、晶体管结构、系统和技术。在形成半导体层和牺牲层的交替堆叠体时,将包覆层施加到那些半导体层以在纳米带释放期间去除。在纳米带释放之前,包覆层的原子仅扩散...
  • 一种具有竖向IGBT配置或竖向RC IGBT配置的功率半导体器件,其在有源区中包括被横向分割成至少第一发射极区和第二发射极区的背侧发射极区,其中:第一发射极区具有第一横向总区域,并且关于第一横向总区域和第二导电类型展现中等掺杂剂量;第二发射...
  • 本申请提供一种IGBT器件及其制备方法,I GBT器件包括:第一栅极结构和多个间隔的第二栅极结构,所述第一栅极结构位于相邻第二栅极结构之间,在平行于集电掺杂区至漂移层的排布方向上,第一栅极结构的尺寸小于第二栅极结构的尺寸;第一阱区,位于第一...
  • 实施方式涉及IGBT。IGBT具备:集电极电极;半导体部分,配置于所述集电极电极上;多个发射极电极,配置于所述半导体部分上的一部分且在第1方向上相互分离;栅极布线,配置于所述第1方向上的所述发射极电极之间;栅极电极,具有在与所述第1方向交叉...
  • 本发明涉及二极管技术领域,具体公开了一种低导通内阻肖特基二极管及其制备方法,所述二极管包括正面金属电极层;肖特基接触层;重掺杂势垒削弱层;势垒调制过渡层;N型外延层;N⁺型硅衬底层;背面欧姆接触层;背面金属电极层;其中,所述重掺杂势垒削弱层...
  • 本发明涉及功率半导体器件技术领域,具体涉及一种具有势垒调制的复合肖特基二极管装置,包括:N+衬底;形成于N+衬底上的N‑漂移外延层;至少两个形成于N‑漂移外延层中的沟槽结构,沟槽结构内具有栅介质层和场板;形成于N‑漂移外延层表面的肖特基金属...
  • 本发明提供一种沟槽式肖特基势垒二极管及其制备方法。所述二极管包括:衬底,所述衬底表面包括器件层,所述器件层具有第一导电类型,所述器件层表面进一步包括:沟槽,所述沟槽设置在器件层表面,所述沟槽内填充绝缘介质;场板,设置在所述绝缘介质内;底部反...
  • 本公开提供一种半导体器件及其制备方法、电子设备。本公开的半导体器件包括:衬底基板,以及设置在所述衬底基板上的半导体层。所述半导体层包括沿第一方向并排设置的多个第一半导体结构,以及沿第二方向并排设置的多个第二半导体结构;所述第一半导体结构包括...
  • 本发明公开了一种功率器件及其制备方法。该功率器件制备方法包括:提供一衬底,在衬底的表面形成外延层;对外延层的表面进行离子注入,形成有源区;将预设掩膜版贴附于外延层的表面,并通过湿法刻蚀持续预设刻蚀时长,以在外延层形成多个目标宽度的分压环,且...
  • 本公开内容提供了包括电容器的电子器件及其制造方法。所提出的电子器件包括电容器,该电容器包括:底部电极;电介质结构,该电介质结构在底部电极上共形地延伸并且包括电介质层,其中,电介质结构仅在底部电极的中心区域内延伸;顶部电极,该顶部电极在电介质...
  • 本文中描述的一些示例提供了一种多芯片结构,该结构包括堆叠在具有可编程集成电路(IC)的管芯上的一个或多个存储器管芯。在一个示例中,多芯片结构包括封装衬底、第一管芯和第二管芯。第一管芯包括可编程IC,并且可编程IC包括存储器控制器。第一管芯在...
  • 描述了具有高准确度接合的集成电路层的分割处理。在示例中,集成电路结构包括具有最上表面的前道工序(FEOL)堆叠,该最上表面包括第一导电特征和第一电介质特征。后道工序(BEOL)堆叠在FEOL堆叠上方。BEOL堆叠具有最下表面,该最下表面包括...
  • 本公开提供了一种半导体封装件及其制造方法。根据一些实施例,半导体封装件包括基部芯片、基部芯片上的多个存储芯片和接合金属。多个存储芯片包括在多个存储芯片当中设置最下方的第一存储芯片。接合金属设置在基部芯片的顶表面的第一靠外部分上和第一存储芯片...
  • 本发明公开基于的RRAM器件及其应用,属于半导体存储器技术领域;包括:由上至下依次包括依次堆叠的:顶电极Pt、NiFe2O4介电层、介电层以及底电极TiN。通过插入材料构成Pt///TiN器件,与Pt//TiN相比,该器件结构的循环稳定、所...
  • 一种集成电路管芯包括在第一表面和与第一表面相对的第二表面之间的存储单元阵列。靠近第一表面的第一存储单元包括在第一晶体管之上的第一电容器。第一存储单元之下的第二存储单元包括第二晶体管之下的第二电容器。第一晶体管可以堆叠在第二晶体管上。电容器可...
技术分类