Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明涉及一种源场板连接的P‑N结结场板GaN功率器件, 属于半导体器件技术领域, 自下而上依次包括衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlN插层和AlGaN势垒层, AlGaN势垒层两侧分别设置源电极和漏电极, AlGaN势垒...
  • 氮化物半导体器件, 本发明涉及基于氮化物半导体材料的功率器件, 本发明通过在栅极结构和漏极接触孔之间的氮化物半导体层中设置Z方向周期性排列的沟槽, 器件导通时, 电流方向为X方向, Y‑Z面内的电流通路面积增大, 有利于降低电阻。
  • 本发明公开了一种氮化镓电子器件及其制备方法, 属于半导体技术领域, 氮化镓电子器件包括:氮化镓衬底以及设置于氮化镓衬底上的半导体结构层;氮化镓衬底中具有浅能级施主杂质与深能级受主杂质, 深能级受主杂质用于补偿浅能级施主杂质, 且深能级受主杂...
  • 本申请提供一种半导体器件及其制备方法、电子设备。该半导体器件包括异质结结构和栅极结构, 栅极结构设置于异质结结构上, 且栅极结构包括层叠设置的第一半导体层和栅极, 第一半导体层设置于异质结结构上;第一半导体层的导电类型为P型, 且第一半导体...
  • 本发明提供半导体结构及形成方法。半导体结构包括基板、通道层、阻挡层、第一化合物半导体层、第二化合物半导体层、栅极电极、导电部分及源极电极与漏极电极。通道层设置于基板上。阻挡层设置于通道层上。第一化合物半导体层设置于阻挡层上。第二化合物半导体...
  • 本发明公开一种半导体器件制备方法及半导体器件, 所述方法包括下列步骤:提供衬底, 所述衬底包括第一区域和第二区域, 其中, 所述第一区域用于在其上形成栅极, 所述第二区域用于形成源漏区;在所述衬底上形成牺牲层;蚀刻所述牺牲层以形成凹槽, 所...
  • 本申请涉及一种半导体结构及其制备方法, 包括:提供第一导电类型的半导体衬底;于半导体衬底上方形成漂移区;于漂移区中同步形成第一沟槽及第二沟槽, 其中, 第二沟槽在第一方向上位于第二沟槽两侧, 且第一沟槽的开口宽度大于第二沟槽的开口宽度, 第...
  • 本发明公开了一种p型二维半导体顶栅场效应晶体管及其制备方法, 制备方法包括在二维半导体材料表面制备源极和漏极, 再定义二维半导体沟道区域并刻蚀去除沟道区域之外的二维半导体材料, 再制备p型种子层、栅介质层和栅极, p型种子层覆盖晶体管范围内...
  • 本发明涉及一种半导体结构的制备方法及半导体结构。方法包括:提供衬底, 并于衬底上形成外延层;形成初始介质层, 初始介质层内具有贯穿至外延层顶面的第一连接槽;形成第一连接层及位于第一连接层内的第一隔离槽, 第一连接层覆盖初始介质层的部分顶面并...
  • 本申请实施例涉及一种屏蔽栅沟槽型晶体管的制备方法和屏蔽栅沟槽型晶体管, 屏蔽栅沟槽型晶体管的制备方法包括:提供半导体材料层;形成从半导体材料层的表面延伸至半导体材料层的内部的沟槽;形成覆盖沟槽的底壁和部分侧壁的屏蔽介质层;在沟槽内形成屏蔽栅...
  • 本发明提供一种晶体管及其微纳制造方法, 晶体管的微纳制造方法包括:结合光刻、镀膜和刻蚀技术, 采用原子和/或纳米尺寸的粒子, 在气相中将其通过自下而上的3D打印技术, 形成载流子沟道结构、源极、漏极、栅极和电介质层中的任一种或多种。由此可以...
  • 一种半导体结构的形成方法, 包括:提供基底, 基底包括第一区和第二区, 所述第一区和第二区的基底均包括衬底, 所述第一区的衬底上形成有沿纵向依次堆叠的第一沟道层和保护层, 第二区的基底中形成有由衬底、第一沟道层和保护层围成的凹槽;在凹槽中形...
  • 一种半导体结构的形成方法, 提供基底, 基底包括第一区和第二区, 第一区和第二区的基底均包括衬底, 第一区的衬底上形成有第一沟道层, 第二区的基底中形成有由衬底和第一沟道层围成的凹槽, 凹槽底部低于第一沟道层的底部;在凹槽中形成第二沟道层。...
  • 本发明提供了一种碳化硅功率器件及其制备方法, 所述碳化硅功率器件包括:衬底;碳化硅外延层, 设于所述衬底表面;栅极结构, 设于所述碳化硅外延层表面上或设于所述碳化硅外延层中;JFET区, 设于所述碳化硅外延层;高阻区, 设于所述JFET区中...
  • 本发明涉及一种半导体装置, 其目的在于提供能够适当地维持上部电极彼此的电位的技术。半导体装置具备:设置于第1沟槽内的第1-1沟槽栅极结构、第1-2沟槽栅极结构以及势垒结构;设置于第2沟槽内的第2沟槽栅极结构;以及设置于第3沟槽内并与第1-2...
  • 本发明提供了一种TMBS芯片的有源区元胞、TMBS芯片及电路结构, 涉及TMBS芯片技术领域。使用了沟槽型肖特基与MOS二极管并联结构, 其中沟槽型肖特基的正向开启电压约0.4V左右, MOS二极管的开启电压约0.2V左右。当该二极管芯片正...
  • 本发明公开一种功率半导体器件, 包括:半导体衬底、第一缓冲层、后处理层、第二缓冲层、第三缓冲层;势垒层、钝化层、第一阳极接触孔、第一阳极、介质层、第二阳极接触孔、第二阳极、阴极接触孔、阴极、保护层、阳极开孔、阳极导通金属、阴极开孔、阴极导通...
  • 本发明涉及一种轴向低压降高电压快恢GPP二极管制造方法, 步骤为:材料准备, 材料表面处理, 封装处理, 焊接, 玻璃钝化、模压和老化, 回流焊、二次老化。本发明使用经过研磨的晶圆和玻璃钝化芯片, 低温焊接, 焊接气孔更小, 正向压降和电压...
  • 本发明公开了一种基于BCD工艺的半导体器件及其制造方法。器件中N型埋层、深N阱区和第一N阱区均位于P型衬底的中间位置且由下向上依次设置;第一N阱区中包含P埋层阱区;P埋层阱区中包含第二N阱区;第二N阱区的中间包围着第一P阱区;在P型衬底上形...
  • 本发明提供一种金属电容结构及其制备方法, 通过等离子体工艺在第一极板与绝缘层界面处原位生长出一层TixOy过渡层, 成功解决了界面粗糙度高的问题, 且TixOy的禁带宽度大于氮化钛的禁带宽度, 过渡层能够阻碍了载流子跨越界面的迁移, 从而抑...
技术分类