Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 提供了一种半导体存储器件,包括:衬底,包括堆叠区域,该堆叠区域包括第一阶梯区域和第二阶梯区域,第一阶梯区域和第二阶梯区域在第一水平方向上位于堆叠区域的两端;多条字线,每条字线在堆叠区域中沿第一水平方向延伸;多条位线,在堆叠区域中沿竖直方向延...
  • 本公开的一些实施例提供一种设备,所述设备包含半导体衬底上的栅极结构及所述栅极结构的侧壁上的衬层。所述栅极结构的所述侧壁包含第一间隔件及在所述第一间隔件上的第二间隔件。所述第二间隔件的顶部部分低于所述第一间隔件的顶部部分。所述衬层至少覆盖所述...
  • 本公开涉及包括具有较低和较高栅极电极层的字元线结构的存储器元件及其制备方法。该存储器元件包括设置于一半导体基板中的一字元线结构。该字元线结构包括一较低栅极电极层、一较高栅极电极层、设置于该较高栅极电极层的相对侧上的一对间隔物、和包围该较低栅...
  • 本公开提供了一种用于制造三维DRAM阵列结构的方法。该方法包括:在电路基板上依次形成多个堆叠子阵列和多个第三隔离层,形成每个堆叠子阵列包括:在电路基板上交替堆叠第一隔离层和叠层,每个叠层依次包括第一导电层、第二隔离层、公共电极层、第二隔离层...
  • 一种半导体存储器设备包括第一行的柱结构和第二行的柱结构,第一行的柱结构和第二行的柱结构穿透栅极结构、延伸到源极结构的内部并且彼此相邻。源极结构包括堆叠在第一行的柱结构与第二行的柱结构之间的第一半导体层和第二半导体层,或者源极结构包括在第一行...
  • 本公开提供了一种半导体装置及其制造方法。半导体装置包括:栅极堆叠结构,包括在第三方向上交替堆叠的多个层间绝缘层和多个导电层;沟道塞,形成在单元区域中,沟道塞在第三方向上穿透栅极堆叠结构;以及至少一个支撑结构,形成在接触区域中,至少一个支撑结...
  • 本发明提供一种存储器装置及其制造方法,包含提供基板,基板具有阵列区及周边区。方法包含形成堆叠层于基板上、形成硬掩膜层于堆叠层上、以及对基板执行第一图案化工艺以形成阵列图案于阵列区中。第一图案化工艺更形成连接图案于周边区中。方法更包含对基板的...
  • 本申请提供了一种半导体器件及其制备方法、存储器和存储系统,该半导体器件包括堆叠结构和沟道结构,堆叠结构包括交替堆叠的栅极层和层间绝缘层,沟道结构沿所述堆叠结构的堆叠方向贯穿所述堆叠结构。其中,所述沟道结构沿所述堆叠方向包括第一端、第二端和位...
  • 本公开涉及一种具有晶圆对晶圆键合结构的存储器装置。存储器装置包括:第一晶圆,包括页面缓冲器电路和连接到页面缓冲器电路的数据输入/输出电路;第二晶圆,具有键合到第一晶圆的第一表面和在第一方向上与第一表面相对的第二表面,并且包括多条字线、存储器...
  • 本发明提供一种三维存储器装置及其形成方法,包括:一堆叠结构,设置于一衬底上,且包括多个第一绝缘层与多个第一导电层沿一第一方向交替排置。堆叠结构具有多个弧形侧壁区与多个线性侧壁区沿垂直第一方向的一第二方向交替排置。三维存储器装置包括一电荷储存...
  • 本申请案涉及包含掺硼半导体材料的微电子装置及相关方法及存储器装置。一种微电子装置包含掺硼半导体材料、堆叠结构、槽结构及单元支柱结构。掺硼半导体材料竖直地在横向接触材料上方。堆叠结构竖直地在掺硼半导体材料上方且包含在第一方向上平行水平延伸且个...
  • 本发明提供了一种ALD工艺制备ZnMgO铁电薄膜非易失性存储器的方法,包括:S1:通过磁控溅射工艺在p型硅衬底上沉积形成缓冲层;S2:通过原子层沉积工艺在缓冲层上沉积形成ZnMgO铁电薄膜层;S3:在ZnMgO铁电薄膜层上沉积形成顶电极层,...
  • 本公开涉及半导体器件及制造半导体器件的方法。一种半导体器件可以包括:绝缘层;位于绝缘层中的支撑图案;第一导线,每个第一导线沿第一方向延伸并且包括朝向支撑图案突出的凸部,每个凸部具有下表面;第二导线,每个第二导线沿与第一方向交叉的第二方向延伸...
  • 本发明涉及一种三维嵌入式非易失存储器、制作方法、芯片、装置、设备,通过垂直堆叠多层存储层,每层存储层都包含多个自选择存储器,这样垂直堆叠的三维架构可以在单位面积内集成更多的自选择存储器,提高了存储容量,以满足高密度存储需求,比如可以满足大语...
  • 本申请涉及一种基于铁电畴壁电流主导的阻变存储器及其制备方法。该方法包括:在[100]方向2°斜切的[001]SrTiO₃单晶衬底上外延生长BiFeO₃铁电薄膜,利用斜切衬底的限制特性诱导形成71°畴壁平行于(101)平面的周期性的条纹畴结构...
  • 本发明公开了一种高密度低应力深沟槽电容器及其制备方法,属于电容器技术领域,包括衬底,所述衬底表面设有若干C形沟槽,所述C形沟槽在所述衬底表面呈相互嵌套设置,相互嵌套的所述C形沟槽形成沟槽单元;导电层,所述导电层沉积于所述衬底上方,且将所述C...
  • 本发明提供了一种纤锌矿铁电电容器的制备方法及纤锌矿铁电电容器,包括在衬底的正面光刻后沉积电极材料形成底电极层,通过剥离工艺形成图案化的底电极;在上一步形成的层叠结构的正面沉积纤锌矿铁电层;在纤锌矿铁电层的正面光刻后沉积电极材料形成顶电极层,...
  • 本申请公开了一种MIM电容及其制作方法,该MIM电容包括:第一电极,其形成于第一绝缘层中;电容介质,其形成于第一绝缘层上,电容介质包括氮化硅层和形成于氮化硅层上的氮氧化硅层,氮化硅层的底部与第一电极的顶部接触;第二电极,其形成于氮氧化硅层上...
  • 本发明提供一种半导体器件及其制造方法,半导体器件包括:衬底,第一表面形成有深沟槽和至少一个凹槽;导电材料层与介电材料层,依次交替地形成在深沟槽内以形成深沟槽电容器,且延伸至深沟槽外围的衬底上和凹槽中,从深沟槽指向远离深沟槽的方向上,经过凹槽...
  • 本发明提供一种半导体器件及其制作方法,所述器件包括:基底,基底内形成有沟槽,沟槽包括第一侧壁,第一侧壁包括第一子侧壁、第二子侧壁以及连接第一子侧壁和第二子侧壁的第一拐角侧壁,第一拐角侧壁相对于第一子侧壁与第二子侧壁延伸面所形成的夹角更靠近沟...
技术分类