Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开一种适用于二维半导体集成电路的预构建金属互连结构及其制造方法,所述结构包括:底部预构建互连层,包含至少四层金属互连层即M1‑M4及层间通孔;二维半导体器件层,位于互连层之上,包含栅极、二维半导体沟道及源/漏电极;垂直互连结构,通过...
  • 本申请提供一种高压CMOS器件的工艺集成方法及半导体器件,其中在工艺集成方法中,在浮栅材料层形成之前,先形成高压MOS器件区的高压栅介质层和高压阱区,在浮栅材料层形成之后,保留高压MOS器件区的浮栅材料层和ONO介质层,并利用浮栅材料层、O...
  • 本发明公开了一种SGT与BCD集成器件的制造方法。该方法包括:提供一包括SGT器件形成区和BCD器件形成区的半导体衬底;在SGT器件形成区的沟槽内形成用于形成栅极的栅极空间;接着,在BCD器件形成区和SGT器件形成区的所述栅极空间内,一体化...
  • 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。该堆叠晶体管的制备方法包括:在衬底上形成鳍状结构,鳍状结构在第一方向上的宽度为第一值;鳍状结构包括第一有源结构、第一隔离结构和第二有源结构;采用刻蚀工艺横向刻蚀第一隔离结构,刻蚀后...
  • 一种逆导型绝缘栅双极性晶体管及其制备方法,本发明涉及于功率半导体器件,为解决现有技术RC‑IGBT器件中存在的同步整流驱动模式下二极管导通压降VF高的问题,本发明提出的双极性晶体管结构减小或消除二极管区域栅极沟槽内的第二栅电极与两侧的p型体...
  • 提供半导体装置和制造半导体装置的方法。例如,一种半导体装置可以包括:基底;以及半导体组装件,被配置为电连接在一起,半导体组装件中的每个包括:第一半导体芯片,至少部分地在所述基底的第一表面与所述基底的第二表面之间,第一表面面向第一方向,并且第...
  • 本公开的实施例涉及具有不均匀堆叠裸片的半导体封装。本文中描述的实施方案涉及各种半导体装置组合件。在一些实施方案中,一种半导体装置组合件包含:第一半导体裸片的第一堆叠,其在衬底上,其中所述第一堆叠具有在所述衬底上方且朝向所述衬底的中心轴线延伸...
  • 一种微电子组件的实施例可以包括:第一集成电路(IC)管芯,其具有第一表面、相对的第二表面以及与第一表面和第二表面正交的第三表面,第一IC管芯包括平行于第一表面和第二表面并且在第三表面处暴露的导电迹线;以及第二IC管芯,其具有第四表面,第四表...
  • 本申请涉及一种低寄生电感的双面散热功率模块,包括基板组件、芯片组件、金属连接组件、键合线以及端子,其中基板组件包括第一基板和第二基板,第一基板和第二基板在高度方向设置金属连接组件和芯片组件;芯片组件与第一基板上表面连接,金属连接组件与芯片组...
  • 本发明涉及一种低寄生电感的混合开关ANPC三电平功率模块和制造方法,属于电力电子技术领域,包括:去耦电容、驱动控制一体板、支撑柱、散热基板、TPAK单管、中性点铜排、正极铜排、搭接铜排、负极铜排、AC铜排、AC铜排和PI聚酰亚胺薄膜;本发明...
  • 本发明提供一种高储能密度的反铁电铁酸镧、铁酸铋与钛酸锶超晶格薄膜、制备方法和应用,高储能密度的反铁电铁酸镧、铁酸铋与钛酸锶超晶格薄膜包括基底层以及依序设置在所述基底层上的底电极层和多个堆叠的驰豫铁电层;每一所述弛豫铁电层从下到上依序包括第一...
  • 本发明涉及一种二维器件的C型接触结构及其制备方法和应用,所述C型接触结构包括从下到上依次设置的衬底(1)、栅电极(2)、栅极介电层(3)、第一层源漏电极(4)、二维半导体沟道(5)和第二层源漏电极(6);所述第二层源漏电极(6)与第一层源漏...
  • 本公开涉及一种半导体结构制备方法及半导体结构,涉及半导体技术领域,包括:提供衬底,衬底顶面包括栅介质层;于栅介质层顶面形成层间介电层,层间介电层内包括暴露出栅介质层的部分顶面的凹槽,凹槽底面包括底阻挡层,凹槽侧壁及底阻挡层顶面包括扩散阻挡层...
  • 本发明提供一种半导体器件的阈值电压调整方法、制作方法及半导体器件,所述调整方法包括:提供衬底,在所述衬底上形成半导体器件中的栅氧化层;对所述栅氧化层进行氢等离子体处理以调整半导体器件的有效功函数。本发明通过对栅氧化层进行氢离子处理以调整半导...
  • 本公开实施例提供一种半导体结构及其制造方法。该方法包括:提供半导体层;使用原子层沉积工艺,在半导体层之上形成栅介质层,栅介质层包括多个氧化锆层;原子层沉积工艺包括多个第一循环周期,每个第一循环周期对应形成一个氧化锆层;第一循环周期包括:通入...
  • 本发明涉及半导体器件技术领域,具体涉及一种沟槽平面混合的终端结构,包括漂移区,在所述漂移区的表面设置有终端区域,所述终端区域包括并列设置的至少一个沟槽型终端单元和至少一个平面型终端单元,所述沟槽型终端单元包括沟槽,且沟槽开设在漂移区的表面,...
  • 本申请公开了一种宽禁带半导体器件及其制备方法,可用于半导体领域,该器件包括:沿第一方向堆叠的漂移层和电流增强层;漂移层背离电流增强层的一侧,具有沿第二方向间隔分布于漂移层内的多个超结区;漂移层接触电流增强层的一侧,具有沿第二方向间隔分布于漂...
  • 本发明涉及RC‑I GBT技术领域,公开了一种注入P型调节区增强短路能力的RC‑I GBT结构,包括基材,所述基材的正面设置有n漂移区,所述基材的背面下端设置有用于优化电场并令电场纵向截止的n缓冲区;所述n缓冲区上设置有位于有源区和终端区交...
  • 本发明提供一种超级结MOSFET器件及其制造方法。该器件包括衬底、高阻外延层、以及设置在高阻外延层中的第一和第二导电类型的深沟槽柱体区。其核心在于,两种导电类型的深沟槽柱体区均通过独立的刻蚀深沟槽并进行外延填充工艺形成。该制造方法使得两种柱...
  • 本发明公开了一种选择性生长锗硅异质结晶体管内基区的方法,包括:在硅衬底上依次淀积形成第一介质层、外基区多晶硅层、第二介质层和第三介质层,并刻蚀形成内基区窗口;在内基区窗口的内侧壁上形成第四介质层;对所述内基区窗口底部的第一介质层进行部分刻蚀...
技术分类