Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开涉及包括具有凹部的有源区的半导体器件。半导体器件包括:多条栅极线, 其沿第一水平方向彼此平行地延伸;多条位线, 其沿第二水平方向彼此平行地延伸;以及多个有源区, 其具有在第三水平方向上伸长的条形形状并且被二维布置。第一水平方向和第二水...
  • 一种半导体器件, 包括衬底、第一层间绝缘层、下布线层、下布线封盖层、蚀刻停止层、第二层间绝缘层、在第一方向上延伸到蚀刻停止层和第二层间绝缘层中的过孔沟槽、以及在过孔沟槽中的过孔, 其中, 过孔与下布线封盖层的上表面接触, 其中, 过孔的上表...
  • 一种封装芯片, 包括芯片焊盘(Die Pad)和裸芯片(Die);芯片焊盘包括第一子芯片焊盘和第二子芯片焊盘;裸芯片设置于该芯片焊盘上;其中, 第一子芯片焊盘和第二子芯片焊盘电性隔离, 第一子芯片焊盘作为数字接地端, 第二子芯片焊盘作为模拟...
  • 目的在于提供一种半导体装置, 能使与绝缘性能相关的可靠性提高, 并且电流路径的电感降低。半导体装置包括半导体元件(4)、第一电极(7)、第二电极(8)以及绝缘件(9)。第一电极(7)包括延伸的第一接触面(7A)。第二电极(8)包括第二接触面...
  • 一种半导体装置, 具备通过接合件(2)将作为第一部件的半导体元件(3)和与其相邻的第二部件接合的构造。接合件具有由多个金属线(221)构成的应力缓和层(22)和将半导体元件与第二部件接合的烧结接合层(23)。应力缓和层在半导体装置的厚度方向...
  • 一种封装体(100), 其包括:包括部件安装区域(104)的载体(102), 侧向延伸部(106)从所述部件安装区域延伸, 侧向延伸部(106)被配置成用于在包封期间被包封工具销(108)夹紧;电子部件(110), 其安装在部件安装区域(1...
  • 本发明提供了一种半桥功率模块结构, 包括相对设置的第一表面和第二表面;端子区域, 位于第二表面;端子区域含有一功率端子区和一信号端子区;半桥功率模块结构内部含有芯片层和布线层, 芯片层含有上功率芯片和下功率芯片;功率端子区含有第一功率端子、...
  • 本公开提供一种电子装置及其制造方法, 所述电子装置包括承载基板、穿孔、晶种层结构、导电元件以及电路结构。承载基板在第一方向上具有第一厚度。穿孔贯穿承载基板。晶种层结构设置在承载基板上且延伸至穿孔中。导电元件设置在穿孔中。电路结构设置在导电元...
  • 提供一种电子装置。所述电子装置包含载体及保护层。所述载体具有预定区且包含安置于所述预定区中的衬垫。所述保护层安置于所述载体上方且限定所述预定区。所述保护层被配置成阻挡包封层覆盖所述衬垫。
  • 本发明提供一种半导体模块。降低每个半导体模块的引线的外部端子部与壳体的表面之间的平行度的偏差。半导体模块具备:电路部件, 其包括布线板和半导体元件;引线, 其与电路部件的导体图案接合;以及壳体, 其在设于正面的凹部收纳螺母。壳体具备包围布线...
  • 一种可渗透生物电子系统, 包括含有液态金属(LM)的可拉伸多层电路、以及用于将一个或多个无机电子电路元件结合至该可拉伸多层电路的LM互连件。
  • 提供了一种半导体器件和制造该半导体器件的方法。该半导体器件包括基底层和在基底层上的至少一条金属线, 其中, 所述至少一条金属线中的每条金属线包括第一金属结构和在第一金属结构上的第二金属结构, 第一金属结构通过直接蚀刻工艺形成, 第二金属结构...
  • 提供了半导体器件及其制造方法, 该半导体器件包括基于具有宽轮廓的占位物结构形成的背侧接触结构。该方法可以包括:形成源极/漏极区域;以及在源极/漏极区域的底表面下面形成背侧接触结构, 使得在沟道长度方向上, 背侧接触结构的上部的宽度大于源极/...
  • 本发明提供一种半导体结构, 包括基板、中介层、芯片堆叠、控制电路芯片、逻辑芯片以及封装胶体。芯片堆叠配置于中介层上, 且通过中介层与基板电性连接。芯片堆叠包括沿着第一方向偏移设置成阶梯式堆叠的多个第一芯片以及沿着第二方向偏移设置成阶梯式堆叠...
  • 本申请公开了一种测试单元及测试方法, 属于半导体技术领域。本申请提出一种测试单元, 包括:仿制结构, 包括介质层, 层叠于介质层上的第一导电件和第二导电件间隔布置, 介质层形成有沿仿制结构的层叠方向延伸的接触孔, 第一导电件位于接触孔上方,...
  • 一种测试结构, 包括:衬底;浮栅结构, 位于衬底上, 浮栅结构包括测试主体部、以及位于测试主体部端部且与测试主体部连接的延伸部, 测试主体部和延伸部均包括位于衬底上的第一隧穿层和位于第一隧穿层上的浮栅层;顶部介质层, 位于浮栅结构顶部;字线...
  • 一种半导体测试结构及其形成方法, 其中形成方法包括:提供衬底, 所述衬底包括若干有源区;在各所述有源区上形成至少两个栅极结构;在所述衬底上形成介质层, 所述介质层覆盖所述栅极结构表面;在所述介质层内形成贯穿所述介质层厚度的导电插塞;在所述介...
  • 本发明涉及半导体测试装置及其制造方法。根据本发明一实施例的半导体测试装置, 其夹设在半导体存储器之间或者半导体存储器与插入件之间, 且用于测试电连接, 该半导体测试装置包括:膜部, 其在厚度方向上包括多个开口图案;以及夹持部, 其包括中空区...
  • 本发明涉及半导体测试装置及其制造方法。根据本发明一实施例的半导体测试装置, 其用于测试半导体的电连接, 第一膜部, 其沿着厚度方向包括多个第一开口图案;第二膜部, 其与所述第一膜部连接且沿着厚度方向包括多个第二开口图案;夹持部, 其包括中空...
  • 本发明涉及半导体测试装置及其制造方法。根据本发明一实施例的半导体测试装置, 用于测试半导体的电连接, 该装置包括:第一膜部, 其包括第一面及所述第一面的相反面即第二面, 且在所述第一面上包括多个朝向所述第二面的多个第一开口图案;第二膜部, ...
技术分类