Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开一种非挥发性存储器结构,包括基底、栅介电层与浮置栅极结构。栅介电层位于基底上。浮置栅极结构位于栅介电层上。浮置栅极结构包括缓冲多晶硅层、碳掺杂多晶硅层、掺杂多晶硅层、第一氮化物层与第一氧化物层。缓冲多晶硅层位于栅介电层上。碳掺杂多...
  • 一种存储单元及其形成方法、存储阵列,其中存储单元包括:衬底;位于有源区上的第一浮栅结构和第二浮栅结构;位于有源区内的共源层、第一漏层和第二漏层;字线层,字线层覆盖第一浮栅结构和第二浮栅结构,字线层和有源区之间具有非直角的夹角;与第一漏层电连...
  • 一种存储器单元及其形成方法、存储器阵列,其中存储器单元包括:衬底;位于有源区上的第一浮栅结构和第二浮栅结构;位于第一浮栅结构和第二浮栅结构表面的阻挡层;位于有源区内的共源层、第一漏层和第二漏层;位于衬底上的字线层,字线层覆盖第一浮栅结构和第...
  • 本发明公开一种新型EEPROM存储单元及其制备方法,与逻辑工艺兼容,选择管结耐压达15V以上。本发明充分利用CHISEL编程机理克服短沟道效应的特点,同时通过独特的器件结构和工艺设计有效地提升编程效率。该结构的存储管、选择管为单多晶结构,与...
  • 提供了半导体装置和包括半导体装置的电子系统。所述半导体装置包括:栅极堆叠结构,包括交替地堆叠的多个层间绝缘层和多个栅电极;沟道结构,延伸到栅极堆叠结构中;多个第一半导体图案,在沟道结构的一端处,所述多个第一半导体图案中的每个包括P掺杂区域和...
  • 本公开涉及一种制造存储器件(例如铁电存储器件)的方法。此外,本公开涉及适用于构建存储器件的结构。本公开的方法包括替换金属栅极(RMG)工艺,其中叠层的牺牲层被金属层替换。在延伸穿过叠层的存储孔中形成存储结构的工艺之前,执行RMG工艺。以这种...
  • 本公开提供了一种存储单元以及半导体器件。存储单元包括有源区、有源区上的堆叠结构和堆叠结构上的栅电极。堆叠结构包括有源区上的隧穿层、隧穿层上的叠层结构和叠层结构上的阻挡层。叠层结构包括电荷俘获层和铁电层,电荷俘获层和铁电层的堆叠方向垂直于堆叠...
  • 根据实施例的非易失性存储器件包括具有上表面的衬底以及设置在衬底上方的栅极结构。栅极结构包括沿垂直于上表面的第一方向交替堆叠的至少一个栅电极层图案与至少一个栅极绝缘层图案。栅极结构在垂直于第一方向的第二方向上延伸。非易失性存储器件包括被设置在...
  • 一种集成电路管芯包括在第一表面和与第一表面相对的第二表面之间的存储单元阵列。靠近第一表面的第一存储单元包括在第一晶体管之上的第一电容器。第一存储单元之下的第二存储单元包括第二晶体管之下的第二电容器。第一晶体管可以堆叠在第二晶体管上。电容器可...
  • 本发明公开基于的RRAM器件及其应用,属于半导体存储器技术领域;包括:由上至下依次包括依次堆叠的:顶电极Pt、NiFe2O4介电层、介电层以及底电极TiN。通过插入材料构成Pt///TiN器件,与Pt//TiN相比,该器件结构的循环稳定、所...
  • 本公开提供了一种半导体封装件及其制造方法。根据一些实施例,半导体封装件包括基部芯片、基部芯片上的多个存储芯片和接合金属。多个存储芯片包括在多个存储芯片当中设置最下方的第一存储芯片。接合金属设置在基部芯片的顶表面的第一靠外部分上和第一存储芯片...
  • 描述了具有高准确度接合的集成电路层的分割处理。在示例中,集成电路结构包括具有最上表面的前道工序(FEOL)堆叠,该最上表面包括第一导电特征和第一电介质特征。后道工序(BEOL)堆叠在FEOL堆叠上方。BEOL堆叠具有最下表面,该最下表面包括...
  • 本文中描述的一些示例提供了一种多芯片结构,该结构包括堆叠在具有可编程集成电路(IC)的管芯上的一个或多个存储器管芯。在一个示例中,多芯片结构包括封装衬底、第一管芯和第二管芯。第一管芯包括可编程IC,并且可编程IC包括存储器控制器。第一管芯在...
  • 本公开内容提供了包括电容器的电子器件及其制造方法。所提出的电子器件包括电容器,该电容器包括:底部电极;电介质结构,该电介质结构在底部电极上共形地延伸并且包括电介质层,其中,电介质结构仅在底部电极的中心区域内延伸;顶部电极,该顶部电极在电介质...
  • 本发明公开了一种功率器件及其制备方法。该功率器件制备方法包括:提供一衬底,在衬底的表面形成外延层;对外延层的表面进行离子注入,形成有源区;将预设掩膜版贴附于外延层的表面,并通过湿法刻蚀持续预设刻蚀时长,以在外延层形成多个目标宽度的分压环,且...
  • 本公开提供一种半导体器件及其制备方法、电子设备。本公开的半导体器件包括:衬底基板,以及设置在所述衬底基板上的半导体层。所述半导体层包括沿第一方向并排设置的多个第一半导体结构,以及沿第二方向并排设置的多个第二半导体结构;所述第一半导体结构包括...
  • 本发明提供一种沟槽式肖特基势垒二极管及其制备方法。所述二极管包括:衬底,所述衬底表面包括器件层,所述器件层具有第一导电类型,所述器件层表面进一步包括:沟槽,所述沟槽设置在器件层表面,所述沟槽内填充绝缘介质;场板,设置在所述绝缘介质内;底部反...
  • 本发明涉及功率半导体器件技术领域,具体涉及一种具有势垒调制的复合肖特基二极管装置,包括:N+衬底;形成于N+衬底上的N‑漂移外延层;至少两个形成于N‑漂移外延层中的沟槽结构,沟槽结构内具有栅介质层和场板;形成于N‑漂移外延层表面的肖特基金属...
  • 本发明涉及二极管技术领域,具体公开了一种低导通内阻肖特基二极管及其制备方法,所述二极管包括正面金属电极层;肖特基接触层;重掺杂势垒削弱层;势垒调制过渡层;N型外延层;N⁺型硅衬底层;背面欧姆接触层;背面金属电极层;其中,所述重掺杂势垒削弱层...
  • 实施方式涉及IGBT。IGBT具备:集电极电极;半导体部分,配置于所述集电极电极上;多个发射极电极,配置于所述半导体部分上的一部分且在第1方向上相互分离;栅极布线,配置于所述第1方向上的所述发射极电极之间;栅极电极,具有在与所述第1方向交叉...
技术分类