Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提出了一种通过双栅铁电场效应晶体管实现多值寻址器的方法,涉及寻址器技术领域,对顶部金属栅、底部金属栅、沟道和MFIS叠层结构进行制备,获得双栅极铁电场效应晶体管结构材料;构建双栅极铁电场效应晶体管结构,通过双栅极铁电场效应晶体管进入p...
  • 本申请公开了一种氮化镓晶体管及制备方法,该氮化镓晶体管包括:复合衬底层及叠层设置在所述复合衬底层上的氮化镓辅助层及功能层;所述复合衬底层包括基底衬底及外延层,所述基底衬底及所述外延层为单晶碳化硅层,所述外延层的电阻率高于所述基底衬底的电阻率...
  • 本发明提供一种功率器件及其制备方法,包括:在N型衬底上形成P型层和N型层;形成沟槽;离子注入形成N型源区;在沟槽中形成栅氧化层;在沟槽中形成第一多晶硅层、厚氧化层和第二多晶硅层;沉积介质层;形成源接触区,源接触区显露部分N型源区和部分P型层...
  • 一种降低器件动态参数的MOSFET及制备方法,涉及半导体技术领域。外延层上设有有源区沟槽,有源区沟槽内设有上下间隔设置在栅极多晶硅和第一源极多晶硅,并通过第一介质层填充;阶梯型栅极氧化层结合对多晶硅的重掺杂提高氧化效应来提高IPO厚度,相比...
  • 本发明实施例提供一种高可靠性的Trench MOS器件的制备方法,包括:在晶圆上刻蚀形成沟槽;生长栅极氧化层;多晶硅淀积及回刻在沟槽中形成栅极多晶硅,去除晶圆表面部分栅极氧化层;硼离子注入及退火在外延层上部形成P‑body区;在P‑body...
  • 本申请公开了一种减少光罩的半导体器件制作方法。该方法包括:提供一半导体衬底并形成用于输入输出N型金属氧化物半导体器件和开关N型金属氧化物半导体器件的栅极结构;采用第一光罩同时限定输入输出N型金属氧化物半导体器件区域和开关N型金属氧化物半导体...
  • 本发明公开了一种高FOM性能的SJ MOSFET器件的制备方法,包括:在外延层的晶片上刻蚀柱沟槽并填充形成交替的第一、第二导电类型柱;在第一导电类型柱上部刻蚀形成栅沟槽;在栅沟槽内填充氧化物并刻蚀形成栅底氧化层;在栅底氧化层上生长栅极氧化物...
  • 本发明提供了一种半导体结构的制备方法及半导体结构,由于充分利用了芯片的纵向空间,在衬底内的浅沟槽隔离结构上依次形成栅介质层、有源层以及第一源漏层,以构成纵向设置的高压栅氧化层MOS管,从而减小高压栅氧化层MOS管的横向面积,提高了高压栅氧化...
  • 本申请涉及半导体技术领域,具体涉及一种半导体器件及其制备方法。本申请中所述制备方法包括如下步骤:(1)提供半导体结构件,所述半导体结构件包括衬底;层叠结构,所述层叠结构设置于所述衬底表面,所述层叠结构沿着远离所述衬底方向包括依次层叠设置的牺...
  • 本发明公开了一种IGBT器件及其制备方法、制备系统、存储介质。该器件包括:衬底;形成于衬底内的第二沟槽区域、第一沟槽区域;形成于第一沟槽区域、第二沟槽区域内的半绝缘材料层;CS层、Pwell层以及NSD层;自上至下贯穿的接触孔;接触孔内填充...
  • 一种高EAS能力的三极管及制备方法。涉及半导体技术领域。包括以下步骤:步骤S100,在外延片内制备第一重掺杂基区,在第一重掺杂基区内制备若干间隔设置的第二重掺杂发射区;步骤S200,在外延片上制备第一隔离层,在第一重掺杂基区处开窗,制备若干...
  • 一种高频和高增益三极管及制备方法。涉半导体技术领域。包括以下步骤:步骤S100,在外延片上制备第一掩模,间隔开窗并在外延片内制备若干顶部相连、底部间隔的第一重掺杂基区;步骤S200,在外延片上制备第二掩模,在第一重掺杂基区底部间隔区域上方开...
  • 一种高集电极电流三极管及制备方法。涉半导体技术领域。包括以下步骤:步骤S100,在外延片上制备第一掩模,间隔开窗并在外延片内制备第一重掺杂基区;步骤S200,在外延片上制备第二掩模,间隔开窗并在第一重掺杂基区内制备第二重掺杂发射区;步骤S3...
  • 本申请涉及半导体技术领域,提供了一种半导体器件,包括:衬底;外延层,位于衬底之上,外延层包括由外延层背离衬底一侧的表面向外延层内部延伸的多个注入区,注入区的掺杂类型与外延层中其他区域的掺杂类型相反,多个注入区包括多个第一注入区和多个第二注入...
  • 本发明属于先进存储技术领域,更具体地说,涉及铪基铁电薄膜及其制备方法和应用。铪基铁电薄膜的化学式为HfxMyO2,其中,x为0.5~1,y为0.5~1,M选自Zr、Al或La。本发明提供的铪基铁电薄膜通过对内部元素掺杂的精确调控,使其在生长...
  • 本发明提供一种半导体器件及其制作方法,所述器件包括:基底,基底内形成有沟槽,沟槽包括第一侧壁,第一侧壁包括第一子侧壁、第二子侧壁以及连接第一子侧壁和第二子侧壁的第一拐角侧壁,第一拐角侧壁相对于第一子侧壁与第二子侧壁延伸面所形成的夹角更靠近沟...
  • 本发明提供一种半导体器件及其制造方法,半导体器件包括:衬底,第一表面形成有深沟槽和至少一个凹槽;导电材料层与介电材料层,依次交替地形成在深沟槽内以形成深沟槽电容器,且延伸至深沟槽外围的衬底上和凹槽中,从深沟槽指向远离深沟槽的方向上,经过凹槽...
  • 本申请公开了一种MIM电容及其制作方法,该MIM电容包括:第一电极,其形成于第一绝缘层中;电容介质,其形成于第一绝缘层上,电容介质包括氮化硅层和形成于氮化硅层上的氮氧化硅层,氮化硅层的底部与第一电极的顶部接触;第二电极,其形成于氮氧化硅层上...
  • 本发明提供了一种纤锌矿铁电电容器的制备方法及纤锌矿铁电电容器,包括在衬底的正面光刻后沉积电极材料形成底电极层,通过剥离工艺形成图案化的底电极;在上一步形成的层叠结构的正面沉积纤锌矿铁电层;在纤锌矿铁电层的正面光刻后沉积电极材料形成顶电极层,...
  • 本发明公开了一种高密度低应力深沟槽电容器及其制备方法,属于电容器技术领域,包括衬底,所述衬底表面设有若干C形沟槽,所述C形沟槽在所述衬底表面呈相互嵌套设置,相互嵌套的所述C形沟槽形成沟槽单元;导电层,所述导电层沉积于所述衬底上方,且将所述C...
技术分类